본문으로 건너뛰기
code0.HDL

과정 · 공통 기초

하드웨어 기초

비트·논리·상태·시간을 페이지 안에서 직접 조작하는 실험과 함께 익힙니다. 아직 HDL은 필요하지 않으며, 각 언어 과정이 어느 장을 전제로 하는지 밝힙니다.

만드는 것

  • 정해진 폭의 이진수·16진수 값을 읽고 씁니다
  • 말로 된 조건을 논리식과 진리표로 옮깁니다
  • 레지스터·카운터·2단 지연의 동작을 사이클 단위로 예측합니다
  • 요구사항에서 정상·경계·리셋 테스트 사례를 뽑습니다

준비 개념

없습니다. 각 장이 무엇을 전제로 하는지 밝힙니다.

목차

8개 장

수와 논리

  1. 비트와 수

    디지털 값을 표현하는 비트, 비트를 묶어 한 신호로 다루는 버스, 이진수의 자릿값과 16진수 표기, 비트 폭이 부호 없는 수의 범위를 정하는 원리를 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요

  2. 논리와 진리표

    입력 비트에서 출력 비트를 정하는 규칙인 NOT·AND·OR·XOR, 그 규칙을 빠짐없이 적는 진리표, 말로 된 조건을 논리식으로 바꾸는 방법을 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요

  3. 배선과 조합 회로

    게이트 없이 선만으로 비트를 고르고 이어 붙이는 배선, 게이트로 만든 세 회로인 멀티플렉서·디코더·가산기, 그리고 배선과 연산을 구분하는 기준을 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요

  4. 폭과 부호

    2의 보수, 같은 비트 패턴이 읽는 방법에 따라 두 수가 되는 이유, 값을 넓히고 좁힐 때 일어나는 일, 사라진 자리올림과 오버플로의 차이를 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요

상태·시간·검증

  1. 상태와 레지스터

    회로에 기억이 필요한 이유, 입력 D와 출력 Q를 가진 레지스터, 레지스터가 지금 가진 값과 다음 클록 에지 뒤에 가질 값의 차이를 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요

  2. 클록·리셋·enable

    클록의 주기·에지·사이클, 갱신과 유지를 고르는 enable, 종류·극성·우선순위로 구분하는 리셋을 다루고, clear가 enable을 이기는 이유를 설명합니다.

    확인 지점: 이 장의 확인 문제에 답하세요

  3. 파형과 시간

    상승 에지를 기준으로 파형을 읽는 법, 입력 구동·에지 샘플링·에지 뒤 관찰의 구분, 레지스터 한 단계와 두 단계가 값을 한 사이클과 두 사이클 늦추는 이유를 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요

  4. 설계와 검증

    요구사항에서 검사 대상 설계와 테스트벤치로 이어지는 흐름, 컴파일·생성·시뮬레이션·합성이 각각 하는 일, 정상·경계·리셋 사례, 첫 불일치에서 원인을 추정하는 방법을 다룹니다.

    확인 지점: 이 장의 확인 문제에 답하세요